量子加密通信驗證系統

  1.概述：

  項目背景：

  本系統通過基于PCIE總線的高速ADC采集和高速DAC回放系統，實現量子加密通信中的實時大數據量傳輸、同步接收和量子加解密計算。系統中高速信號發生與同步采集系統主要用于高速光調制信號的產生和在接受端進行同步采集功能。通過系統通過PCIEx8總線與計算機進行通訊（或者通過單獨的數字IO），同時能將需要輸送到光調制模塊的數據實時的從計算機中傳輸到光調制模塊上；同時在接收端同步采集光模塊的解調信號并將解調的數字信號傳輸進計算機中。板載的FPGA可以進行實時的高數據帶寬的量子加解密運算，大大減輕計算機的負擔。

  系統原理圖：

  需要配圖

  我們面臨的挑戰：

  1、量子加密通信采用光通信模式，需要設計復雜的光電轉換設備。
  2、收、發數據兩端距離較遠，需要解決遠距離同步問題。
  3、加密算法數據量大，且要求實時性；FPGA并行算法開發復雜度較大。
  4、由于接收和發送均采用光脈沖信號，這就需要特殊設計ADC的前端放大器，和DAC的輸出驅動器。
  5、高速ADC和DAC芯片時鐘速度快，數據線多，對FPGA接口的時序要求非常嚴格。

  解決方案：
  整個系統由自行開發的高速AD/DA模塊（集成PCIE接口和DDR3高速儲存單元）和工控機業務板分為發送端部分和接受端兩部分，板載一塊Xilinx公司V6系列FPGA進行統一的系統邏輯控制和數據轉送轉換。

  發送端：
  位于工控機中的PCIE接口主要負責將發送端用戶數據的發送到業務板的高速DAC上，采用采用8xPCIE高速接口，大可以產生1.5GB的連續讀寫數據流
  終在DAC輸出產生符號率為1024的模擬信號：

  14bit高速DAC，支持500MSPS的數據率，1GHz的采樣時鐘驅動。14bit位寬，保障1024符號率的數據足夠的信噪比和無INL誤差。
  1、高板載4GB內存，PCIEx8接口，支持1.5GB的連續數據傳輸速率
  2、能實時并重復放送4G采樣點用戶數據。
  3、高速1GHzDAC時鐘產生和驅動，數據同步的時鐘與同步觸發信號輸出。
  4、板載高速大規模FPGA，用戶可自定義邏輯。
  5、高速信號放大輸出。
  6、可編程低抖動時鐘發生器。

  接收端
  同理，接受端也部署了相同的發端系統用于解調。同樣需要業務板上的高速DAC和PCIE高速接口傳輸數據。為采集光解調模塊輸出的4個相位的3電平信號，我們在接收端業務版上安置了2塊雙通道高速ADC，采樣率為1GSPS，8bit精度。由于采樣數據只是3電平歸零碼（RZ），經過轉換后變為1bit歸零碼（NRZ），因此我們采用PCIE接口同步接受ADC的輸出數據就可以滿足帶寬和容量的需求了。

  框圖如下：需要配圖

  系統各功能模塊描述：

  高速DAC接口
  由于絕大多數FPGA芯片都無法工作在1GHz時鐘頻率下，我們選用的DAC芯片提供了雙通道LVDS接口，將數據率減小到500MSPS,減小了FPGA設計難度和提高了系統的可靠性。
  DAC同FPGA的接口為LVDS

  上圖所示，數據DDR形式，數據的速率為時鐘的兩倍。
 

  時鐘方案如下所示：

  DAC的時鐘有著特殊的設計，可以通過環回來抵消PCB的延遲，從而更能可靠的傳輸數據。

  1GHzSPSADC方案：

  我們采用兩片Dual1GSPS8bitADC作為光解調信號的采集器。

  ADC的規格如下：需要配圖

  其框圖為：

  系統中我們采用兩片DualADC組成4相位的時間交錯采集系統，來分別采集光解調器輸出的4個不同相位的1GSPS歸零碼數據。

  4.4FPGA邏輯方案：

  FPGA整體方案如下所示：

  4.4.1發送端FPGA邏輯：
  由于IP限制，該模塊并不能支持3b(3倍頻串行)傳輸，只能4b，8b等倍率傳輸，這就限制了我們大利用數字板卡帶寬的想法。只能采用如下方式進行數據編組：每塊卡32bit編為兩組，高10位和低10位；工作在125M下，輸入到FPGA后合并為250M速率的10bit數據。系統共用4塊卡同時發送250M速率的10bit數據，我們就得到4個相位的數據，在FPGA中進行串行化，終得到1G速率的10bit數據。

  發送端的FPGA邏輯如下圖所示（14bitDAC）：

  輸入端需要加入同步FIFO進行各通道數據的對齊。

  4.4.2接受端FPGA邏輯：

  接收端要輸入1GSPS@8bit的數據，同樣要使用到ISERDES模塊，包括時鐘驅動部分的邏輯如下圖所示：

  當數據完成交錯采集后，進入判決器模塊，判決器將8bit的模擬信號判決為歸零碼，再經過歸零碼到非歸零碼解碼器進行解碼：

  輸出為1bitNRZ，終輸出到PC中的數字IO卡中。這樣大大降低了數據速率，同時數字板卡一次也能存儲更多的捕獲數據。

  BIST（Buildinsystemtest）模塊方案：

  BIST模塊通過產生或接受PRBSpattern和特定pattern，來自動測試整個數據傳送鏈路各個節點的工作情況，并能計算BER（誤碼率）。

  模式1：
  校驗數字IO卡輸入/輸出同FPGA間的鏈接通道。
  PRBS文件從PC經過IO卡送入FPGABIST的RX模塊，進行實時校驗。
  FPGABIST的TX模塊發送PRBSPattern，經過IO卡送入計算機，在進行PC上校驗文件。

BIST模式1

  模式2：
  ADC和DAC通道間的環回校驗。主要檢測serdesTX端和RX端分別同DAC和ADC間的鏈接正確性。

BIST模式2

  模式3：
  發送端的校驗，通過BIST模塊發送PRBS，經過serdes以及DAC，輸出NRZ或RZ碼，接BERTEST儀器分析發送端的數據正確性。

BIST模式3
 

  模式4：
  整個鏈路的自環回校驗，可長時間計算BER。

BIST模式4
 

  系統實物圖和應用環境：

  同步收發模塊實物圖：

  收發模塊同步工作實驗：

  系統光路傳輸環境：