硬件工程師
| 招聘崗位：硬件工程師 | 招聘人數(shù)： | 性別要求：不限 | 學歷要求：本科 | 工作地點：北京 | 薪資待遇：20-40K·13薪 |
- 崗位職責:
- 1.負責基于超大規(guī)模FPGA的高速ADC、DAC、DDR3、PCIe、電源等系統(tǒng)的電路原理圖設(shè)計，PCB設(shè)計和指導；
2.負責上述硬件的調(diào)試和測試；
3.負責編寫硬件設(shè)計文檔、硬件調(diào)試/測試/修改文檔、生產(chǎn)工藝等文檔；
4.協(xié)助軟件或其他同事做統(tǒng)級調(diào)試和測試；
5.完成上級安排的其他任務(wù)；
- 能力要求:
- 1.32歲以下，CET4，計算機、通信、電子類相關(guān)專業(yè)者優(yōu)先考慮；
2.1年以上相關(guān)硬件原理圖設(shè)計以及PCB設(shè)計經(jīng)驗；
3.掌握電路分析理論，如戴維南、基爾霍夫、信號失量等；
4.熟悉模擬電路基礎(chǔ)，如二三極管、運放、線性電源、開關(guān)電源；
5.了解非線性電路理論（失真度原理及概念、傅里葉分解）和高頻電路理論（器件的高頻效應(yīng)、分布參數(shù)、S參數(shù)）；
6.熟悉FPGA/ARM系統(tǒng)的外圍構(gòu)成、接口協(xié)議、工作原理。如異步/同步總線接口，外圍接口SPI/IIC/RS232/，了解FPGA/ARM的加載和啟動；
7.了解ADC、DAC性能及測試方法，如SNR,SFDR,ENOB,HD2等；
8.熟悉高速PCB的信號完整性以及電源完整性分析；
9.熟練使用Cadence設(shè)計原理圖、元件庫。使用allegro繪制PCB板；
10.能熟練使用萬用表、示波器、頻譜分析儀等設(shè)備進行硬件調(diào)試；
11.能熟練的閱讀和學習英文文檔（如datasheet、應(yīng)用手冊）；
12.具備較強的學習能力，動手能力，抗壓能力和團隊協(xié)作精神；
13.具備一定的口頭溝通和表達能力并能組織文字形成書面形式的描述；
14.具有較強的責任意識和團隊精神，以項目成功為導向，承擔各種任務(wù)。
