激光雷達數(shù)據(jù)采集卡在數(shù)據(jù)采集系統(tǒng) 中的應(yīng)用，詳情如下：

  一、采集系統(tǒng)規(guī)格

  1．3通道，10bit1GSPSADC轉(zhuǎn)換器
  2．模擬帶寬100MHz
  3．輸入方式：單端
  4．輸入阻抗50Ω
  5．ENOB：9.1bits@500MHz
  6．非線性失真±0.25LSB
  7．SNR：44dB
  8．存儲：板載1GDDR2
  9．信號調(diào)理模塊，支持PGA和AGC功能
  10．大規(guī)模FPGA，支持數(shù)字信號實時處理，包括三通道FFT
  11．低抖動采集時鐘發(fā)生器
  12．TI320C6455DSP模塊
  13．RS232和RS422通信接口
  14．板卡尺寸：284mm*130mm
  15．外供電電源板尺寸圖如下（單位：mm）：

  二、FPGA控制邏輯以及算法實現(xiàn)

  2.1系統(tǒng)組成結(jié)構(gòu)如下：
 

  2.2FPGA部分邏輯實現(xiàn)要求：

  ①三通道ADCADC10D1000接口設(shè)計；
  ②采樣時鐘配置32bitSPI接口；
  ③同DSP的通信接口。

  2.3FPGA算法實現(xiàn)：

  2.3.1實時波形產(chǎn)生：
  連續(xù)產(chǎn)生如下波形
 

  幅度有DAC硬件放大。

  2.3.2在120Hz周期內(nèi)完成3次16K點的FFT處理（由外部觸發(fā)信號給出FFT的起始位置）
 

  2.3.3FFT部分

  ①找出1次FFT的峰值點，并在峰值點頻率附近設(shè)置搜索范圍；
  ②在搜索范圍內(nèi)找到2次FFT以及3次FFT的峰值；
  ③將三次峰值點記錄并上傳到DSP；
  ④XilinxXC5VSX95T具備的FFT能力如下：
 

  16bit數(shù)據(jù)輸入，32k點FFT，工作時鐘250MHz，需要資源為,LUT3300個，乘法單元9個，延遲約400us。所以，我們按照3通道500M/s，每秒計算360次，間隔約2.7ms，所以當前的FPGA完全支持3通道32kFFT實時計算。此時輸出運算結(jié)果數(shù)據(jù)量為2（實部虛部）x2（16bit）X32K。

  2.3.4AGC部分

  由于ADC輸出信號大小不一定，我們在硬件上設(shè)計了數(shù)字PGA電路，通過SPI總線控制增益。每次需要計算輸入信號功率，通過濾波后，根據(jù)功率設(shè)置動態(tài)調(diào)整增益大小。

  2.3.5DSP硬件部分

  設(shè)計基于TI320C6455芯片設(shè)計DSP板的硬件電路；包括原理圖和PCB設(shè)計以及調(diào)試。DSP主要功能，同F(xiàn)PGA接口，按主板已經(jīng)定義的接口和大小設(shè)計PCB。兩個RS232接口，兩個RS485接口。

  2.3.6DSP軟件部分部分

  ①通過接受RS485接口接收主機命令，通過串口發(fā)送命令。
  ②接收FPGA輸出的峰值數(shù)據(jù)信息。
  ③控制系統(tǒng)電源管理。