一、概述：

  項(xiàng)目背景：

  該項(xiàng)目主要用于光脈沖在不同介質(zhì)中的傳輸特性不同，來(lái)實(shí)現(xiàn)對(duì)目標(biāo)的跟蹤。
  本系統(tǒng)主要應(yīng)用于水下目標(biāo)的特征探測(cè)。
  系統(tǒng)框圖如下：
  當(dāng)光電倍增管接收的光為均勻的介質(zhì)是產(chǎn)生的經(jīng)典本底信號(hào)如下：
 

  本底信號(hào)采用2.5Gsps采樣，下降時(shí)間約40ns。
  當(dāng)光電倍增管接收的光為遇到介質(zhì)中的“氣泡”時(shí)，將在上圖的本底信號(hào)的上升沿產(chǎn)生畸變，典型信號(hào)如下：
 

  由于氣泡的位置和大小不確定，所以會(huì)產(chǎn)生不同的畸變大小、形狀且畸變的位置也是不固定的。
  我們的任務(wù)就是需要采集到光電倍增管輸出的高速脈沖，通過(guò)FPGA實(shí)現(xiàn)數(shù)字信號(hào)實(shí)時(shí)處理，判別和區(qū)分開(kāi)當(dāng)前的信號(hào)是本底信號(hào)還是有畸變的信號(hào)，將該信號(hào)的特征上傳到主機(jī)。

  我們面臨的挑戰(zhàn)：
  1、光電倍增管輸出的脈沖信號(hào)非常的窄，且上升時(shí)間特別陡峭；這就需要我們采用高速ADC進(jìn)行采集。
  2、脈沖信號(hào)為負(fù)脈沖，且幅度較小；這就需要特殊設(shè)計(jì)ADC的前端放大器，采用高速高帶寬直流放大器并且增加高穩(wěn)定度偏置電路。
  3、水下環(huán)境復(fù)雜，有時(shí)本底信號(hào)和有氣泡的信號(hào)區(qū)別不是很大，這就需要設(shè)計(jì)更復(fù)雜的算法進(jìn)行更精確的分析和判別；算法復(fù)雜程度較大。
  4、本底和畸變差別較小本底和畸變差別中等本底和畸變差別較大。
  5、由于采用高速采集，采集時(shí)鐘為2GHz，遠(yuǎn)高于FPGA所能接收的速度，所以需要采用并行計(jì)算的方式來(lái)實(shí)時(shí)處理采集到的信號(hào)。

  解決方案：

  根據(jù)實(shí)際系統(tǒng)和算法處理精度要求，硬件系統(tǒng)采用如下設(shè)計(jì)：
  1、10bit2GSPSADC，單通道。
  2、低噪聲模擬前端，支持+/-5V~+/-200mV信號(hào)輸入，50Ω阻抗BNC接口。
  3、板載128MBDDR2內(nèi)存。
  4、16個(gè)可編程GPIO，可用于系統(tǒng)控制。
  5、高穩(wěn)定度，超低低抖動(dòng)時(shí)鐘發(fā)生器。
  6、低噪聲電源設(shè)計(jì)。
  7、LED顯示，指示含有畸變信號(hào)的數(shù)量和狀態(tài)。
  8、FPGA實(shí)現(xiàn)實(shí)時(shí)信號(hào)特征檢測(cè)算法功能。
  9、USB2.0接口，用戶可以通過(guò)USB進(jìn)行參數(shù)配置以及接收計(jì)算結(jié)果。
  10、寬溫設(shè)計(jì)-20℃~+90℃
  11、供電需求，單電源12DC輸入，1A電流。
  12、外形尺寸：220mmX90mm

  二、系統(tǒng)整體框圖如下：
 

  三、信號(hào)的檢測(cè)算法：

  設(shè)計(jì)思想：我們根據(jù)不同的波形曲線進(jìn)行實(shí)時(shí)特征統(tǒng)計(jì)，提取曲線的特征點(diǎn)，在找到特征點(diǎn)的關(guān)鍵點(diǎn)的性質(zhì)，來(lái)分析有無(wú)畸變情況。
  目前特征點(diǎn)的條件定為如下幾點(diǎn)：

  特征點(diǎn)由三部分組成
  a.一階導(dǎo)數(shù)的零點(diǎn)
  b.二階導(dǎo)數(shù)的零點(diǎn)
  c.函數(shù)本身的極值點(diǎn)

  判決方法為這些特征點(diǎn)的特性變化：
  1.計(jì)算相鄰特征點(diǎn)的方向向量
  2.計(jì)算相鄰向量改變角度值
  3.相鄰特征點(diǎn)向量方向轉(zhuǎn)變角度閾值，超過(guò)該閾值，則認(rèn)為曲線有可觀測(cè)到的變動(dòng)

  判決畸變的規(guī)則：

  若輸入序列開(kāi)始為負(fù)值，則找到序列第2個(gè)正值(連續(xù)2個(gè)為正)再開(kāi)始判斷
  1.若此后序列值符號(hào)變化為正（至少再有1個(gè)點(diǎn)為正）->負(fù)，則判斷存在畸變（曲線出現(xiàn)內(nèi)凹）
  2.滿足連續(xù)3個(gè)點(diǎn)值為正，且數(shù)值變化小于中間值的25%,則判斷存在畸變（畸變形狀近似直線）
  3.滿足連續(xù)5個(gè)點(diǎn)值為正，且數(shù)值均小于一個(gè)閾值K_TH（較小的數(shù)）,則判斷存在畸變（畸變形狀近似直線）
  4.滿足一階導(dǎo)數(shù)存在2個(gè)以上的較大峰值（大于平均正值斜率均值1.5倍），且峰值大于兩峰之間的斜率均值2倍以上，則存在畸變（曲線部分外凸）
  這些規(guī)則分別判定有尖的毛刺，有直線變化以及外凸等情況。該算法架構(gòu)大的好處是可以根據(jù)實(shí)際情況增加判決規(guī)則。

  典型數(shù)據(jù)測(cè)試測(cè)試結(jié)果：
  對(duì)于典型的畸變信號(hào)，順利檢測(cè)出畸變量=25。
 

  對(duì)于典型的本底信號(hào)，畸變量=0。

  對(duì)于較小的畸變，畸變量=4。

  附錄：

  高速采集卡的挑戰(zhàn)

  為了準(zhǔn)確的采集，采集系統(tǒng)的信噪比SNR必須得到保證。影響采集精度的主要要素有以下幾點(diǎn)：

  1、量化誤差。
  2、lClockjitter和ADCjitter。
  3、數(shù)字以及電源干擾

  量化精度的提高：
  對(duì)于量化誤差對(duì)采集系統(tǒng)的影響，我們?cè)谠撓到y(tǒng)中選用10bit的ADC，理論

  Clockjitter的消除：

  該方案中采用溫度補(bǔ)償晶體TCXO以及業(yè)內(nèi)頂級(jí)的JittercleaningCLKGenerator芯片來(lái)保證clock的穩(wěn)定性，Clockjitter的消除以及極低的Phasenoise。
  在寬溫工作環(huán)境下，普通的晶體隨著工作溫度的變化，晶體的穩(wěn)定度和頻率都會(huì)發(fā)生改變，為解決該問(wèn)題，我們選用超低相位噪聲的晶體。
  對(duì)于時(shí)鐘芯片的選擇，也是基于同樣的考慮，集成高精度高穩(wěn)定的VCO，具有Jittercleaning功能和clkphaseadj功能。通常，jitter由ADC本身的jitter和CLKjitter組成，各自的RMS再組成總jitter的RMS：

  總jitter的RMS會(huì)在采集系統(tǒng)中產(chǎn)生白噪聲，其關(guān)系如下：

  采集系統(tǒng)的總=

  采用本時(shí)鐘解決方案，其總的clockjitter在系統(tǒng)中完全能做到<1ps。在忽略信號(hào)noise，dnl等情況下，fin和clockjitter有如下關(guān)系：
 

  合理的高速數(shù)模混合PCB設(shè)計(jì)，充分論證信號(hào)完整性和電源完整性，PCB版圖如下：
 

  采集測(cè)試方案以及ADC芯片性能力指標(biāo)

  1.ADC性能測(cè)試

  ADC模塊的測(cè)試：

  使用AgilentE8663DRF信號(hào)發(fā)生器，主要發(fā)生單頻的sine信號(hào)，通過(guò)窄帶濾波器，保證sine的“純凈”。信號(hào)幅度為+/-1V輸出，保證ADC輸入的滿幅度。
  信號(hào)通過(guò)ADC采集后進(jìn)入PC并存儲(chǔ)，通過(guò)測(cè)試軟件進(jìn)行數(shù)據(jù)處理。

  關(guān)于ADC采集數(shù)據(jù)的處理及計(jì)算方法：
  Data輸入可以選取多個(gè)點(diǎn)（如4K-16K），同hanningwindow進(jìn)行卷積，防止矩形窗引起的Gibbs現(xiàn)象。
  卷積后的信號(hào)進(jìn)行FFT，得到頻譜數(shù)據(jù)。這是為了測(cè)試數(shù)據(jù)的準(zhǔn)確性，可以多采集幾次進(jìn)行譜平均，得到更準(zhǔn)確的譜數(shù)據(jù)。
 

  ADC性能的測(cè)試：
  我們可以在頻譜中找到輸入sine的基波信號(hào)，以及除去其高次諧波的噪聲能量，得到SNR的指標(biāo)：

  SNR=20*log([Fundamental]/SQRT(SUM(SQR([Noise]))))

  以及

  SFDR=20*log([Fundamental]/[HighestSpurious])

  SINAD=20*log([Fundamental]/SQRT(SUM(SQR([Noise+Harmonics]))))

  ENOB=(SINAD–1.76)/6.02

  根據(jù)如上測(cè)試方法，本系統(tǒng)的采集性能達(dá)到如下性能指標(biāo)：

  Fs=2Gsps
  Fin=500MHz
  SNR：42dBc
  ENOB：7bit
  THD：45dBc
  SFDR：48dBc