S波段收發信機方案設計

1、收發信機功能
    1)無線通信功能，通過天線發射已調制射頻信號，通過天線接收調制信號，并解調出信碼。
    2)以FPGA+DSP通用硬件平臺，實現多種調制信號產生算法驗證平臺，如信道編碼、交織、調制星座映射、插值及濾波算法等。
    3)以FPGA+DSP硬件平臺，能夠完成多種解調算法驗證，如載波同步、碼同步、數字濾波等算法。

2、收發信機技術指標

  發信機
  1)工作頻率：2.8GHz
  2)輸出功率：-60-20dbm
  3)功率控制步進：≤1dB
  4)鄰道功率抑制：≥dB
  5)調制制式：BPSK、QPSK、QAM、2FSK等
  6)基帶碼速率:700Kbps
  7)中頻：25MHz
  8)帶寬：1.5MHz
  9)本振輸出頻率：300MHz、2475MHz
  10)本振信號相噪：≤-96dBc/Hz@1k（2.8GHz）
  11)本振信號雜散：≤-55dBc（非諧波）

  收信機
  1)射頻頻率：2.8GHz
  2)接收靈敏度：≥-90dBm
  3)功率動態范圍：90dB,自動增益控制
  4)解調制式：BPSK、QPSK、QAM、2FSK等
  5)中頻：25MHz
  6)帶寬：1.5MHz
  7)本振：300MHz、2475MHz
  8)本振信號相噪：≤-100dBc/Hz@1k（1GHz）
  9)本振信號雜散：≤-55dBc（非諧波）
  10)中頻大輸出功率：≤5dBm
  11)誤碼率：1×10-4（符號信噪比12dB）

3、收發信機總體方案設計

  3.1收發信機組成
  軟件無線電通信驗證系統主要包括發信機和收信機兩個子系統，由系統控制器、系統顯示器鍵盤、DSP+FPGA調制信號發生器、射頻發射前端、發射天線組成發信機子系統；由系統控制器、系統顯示器鍵盤、接收天線、射頻接收前端、DSP+FPGA數字解調器組成收信機子系統，系統組成框圖如圖1、2所示：

  圖1發射子系統

 圖2接收子系統
 

  3.2發射子系統設計
  這里主要對發射子系統中關鍵模塊DSP+FPGA調制信號發生器、射頻發射前端及控制進行設計說明。

  3.2.1 DSP+FPGA調制信號發生器
  在統一的硬件平臺上，實現多種調制信號，需采用軟件無線電設計思想。調制信號發生器采用DSP+FPGA+DAC架構，具有很強的通用性和靈活性，DSP通過USB接口接收用戶設置的調制方式、調制碼速率等參數，并解析工控機上層軟件指令，配置FPGA內濾波器和時鐘，FPGA根據配置產生相應的調制映射、濾波器、數字載波等，終生成數字中頻信號，再通過DAC，輸出模擬中頻信號。原理框圖如圖3所示。 

 圖3
 

  3.2.2 射頻發射前端
  射頻發射模塊采用二次上變頻設計完成對中頻信號的變頻處理和發射。發射模塊主要由中頻低通濾波器、上變頻器、放大器、大動態/小步進功率衰減器、檢波器組成,見圖4。 

圖4
 

  其中，300MHz點頻源采用直接倍頻、濾波方法產生，將系統時鐘100MHz通過寬帶放大器飽和放大產生，100MHz的N次諧波，再通過濾波器取出3次諧波300MHz。
  2475MHz點頻源采用鎖相環PE3336實現，實現原理框圖如圖5所示。

圖5
 

  3.3接收子系統設計

  3.3.1 DSP+FPGA數字解調器
  為了實現多種調制制式的解調，采用ADC+FPGA+DSP的硬件架構，ADC以帶通過采樣方式采集中頻信號，采集后數字中頻信號在FPGA內實現抽取、濾波、載波同步、碼同步數字信號處理，處理后在DSP內實現解調、解交織、解碼，終碼數據通過USB上傳至工控機，進行比對分析、星座圖顯示等。原理框圖如圖6所示。

圖6

  3.3.2 射頻接收前端及控制
  射頻接收前端主要由低噪聲放大器、鏡像濾波器、自動增益放大器、射頻檢波電路、開關、混頻器、本振源等電路組成。射頻接收前端原理框圖如圖7所示。射頻接收前端低噪聲放大器增加射頻接收前端靈敏度，功率檢波電路測量低噪聲放大器輸出的射頻信號功率，控制自動增益放大器滿足射頻接收前端-90—10dbm線性功率動態范圍的要求，并使得射頻輸入電平處于混頻器、中頻放大器及檢波器的佳量程范圍。

圖7

  3125MHz點頻源采用鎖相環ADF4350實現。